FPGA Design with Verilog¶ Contibuciones¶ Las contribuciones a este proyecto son bienvenidas en cualquier formato: informes de errores, comentarios, pull requests, etc. Colaboradores¶ Julisa Verdejo Palacios - LinkedIn - GitHub Guadalupe Alonso Contreras - LinkedIn - GitHub Ciro Fabian Bermudez Marquez - LinkedIn - GitHub